IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Masashi SHIMA Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned Examiner: Not Yet Assigned

Filed: August 20, 2003

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-240168, filed August 21, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

John F. Carney Attorney for Applicant Reg. No. 20,276

JFC/jaz Atty. Docket No. **031027** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

22250

23850

PATENT TRADEMARK OFFICE

Date: August 20, 2003

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月21日

出 願 番 号

Application Number:

特願2002-240168

[ST.10/C]:

[JP2002-240168]

出 願 人 Applicant(s):

富士通株式会社

2003年 1月14日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-240168

【書類名】 特許願

【整理番号】 0240573

【提出日】 平成14年 8月21日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 島昌司

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100087479

【弁理士】

【氏名又は名称】 北野 好人

【選任した代理人】

【識別番号】 100114915

【弁理士】

【氏名又は名称】 三村 治彦

【手数料の表示】

【予納台帳番号】 003300

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0012600

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 シリコン基板と、

前記シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、

前記素子分離溝の側壁及び前記活性領域の前記SiGe層上に形成されたシリコン層と、

前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記活性領域に形成されたソース拡散層及びドレイン拡散層と、

前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート 絶縁膜を介して形成されたゲート電極とを更に有する

ことを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、

前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、

前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、

前記ベースエミッタ形成領域の前記シリコン層に形成された第2の導電型のベース領域と、

前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエ ミッタ電極コンタクト領域とを更に有する

ことを特徴とする半導体装置。

【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置において

前記素子分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有する ことを特徴とする半導体装置。 【請求項5】 活性領域を画定する素子分離溝が表面に形成されたシリコン 基板と、

前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成されたSi Ge層と、

前記SiGe層上に形成されたシリコン層と、

前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜と を有することを特徴とする半導体装置。

【請求項6】 請求項5記載の半導体装置において、

前記活性領域に形成されたソース拡散層及びドレイン拡散層と、

前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート 絶縁膜を介して形成されたゲート電極とを更に有する

ことを特徴とする半導体装置。

【請求項7】 請求項5記載の半導体装置において、

前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、

前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、

前記ベースエミッタ形成領域の前記SiGe層及び前記シリコン層に形成された第2の導電型のベース領域と、

前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有する

ことを特徴とする半導体装置。

【請求項8】 請求項5乃至7のいずれか1項に記載の半導体装置において

前記素子分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有することを特徴とする半導体装置。

【請求項9】 シリコン基板上に、SiGe層を形成する工程と、 前記SiGe層に、活性領域を画定する素子分離溝を形成する工程と、 前記素子分離溝の側壁及び前記活性領域の前記第SiGe層上に、シリコン層 を形成する工程と、

前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程と

を有することを特徴とする半導体装置の製造方法。

【請求項10】 シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、

前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe層を形成する工程と、

前記SiGe層上に、シリコン層を形成する工程と、

前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工 程と

を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体層に圧縮或いは引っ張り歪みを導入したトランジスタ構造を有する半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

近年、情報処理やデータ通信の高速化、低消費電力化のために、トランジスタ 等の電子デバイスに対して、低リーク電流で高速動作できることが求められてい る。

[0003]

トランジスタを高速化する方法の一つとして、異なる材料を組み合わせて積層 することによりチャネルとなる半導体層に圧縮或いは引っ張り歪みを導入する方 法が知られている。図22及び図23はチャネルとなる半導体層に圧縮或いは引 っ張り歪みを導入することにより高速化を図った従来のトランジスタの構造を示 す断面図である。

[0004]

図22は、引っ張り歪みが導入されたSiチャネル層を有するMOSトランジスタの構造を示す断面図である。

[0005]

p型Si基板200上に、SiGeバッファー層202と、歪みSiチャネル層204とが積層されている。SiGeバッファー層202及び歪みSiチャネル層204には、素子分離領域206となる素子分離溝208が形成されており、この素子分離溝208により、素子が形成される活性領域210が画定されている。

[0006]

素子分離溝208には、シリコン酸化膜からなる素子分離絶縁膜212が埋め 込まれている。

[0007]

活性領域210の歪みSiチャネル層204及びSiGeバッファー層202には、ソース/ドレイン拡散層214a、214bが形成されている。ソース/ドレイン拡散層214a、214b間の歪みSiチャネル層204上には、シリコン酸化膜からなるゲート絶縁膜216を介してゲート電極218が形成されている。ソース/ドレイン拡散層214a、214bには、ソース/ドレイン電極220a、220bが接続されている。こうして、活性領域210に、ゲート電極218と、ソース/ドレイン拡散層214a、214bとを有するトランジスタが構成されている。

[0008]

また、図23は、圧縮歪みが加えられたSiGeチャネル層を有するMOSトランジスタの構造を示す断面図である。

[0009]

p型Si基板222に、Siバッファー層224と、歪みSiGeチャネル層226と、Siキャップ層228とが積層されている。

[0010]

Siバッファー層224、歪みSiGeチャネル層226、及びSiキャップ層228には、素子分離領域230となる素子分離溝232が形成されており、

この素子分離溝232により、素子が形成される活性領域234が画定されている。

[0011]

素子分離溝232には、シリコン酸化膜からなる素子分離絶縁膜236が埋め込まれている。

[0012]

活性領域234のSiキャップ層228及び歪みSiGeチャネル層54には、ソース/ドレイン拡散層238a、238bが形成されている。ソース/ドレイン拡散層238a、238b間のSiキャップ層228上には、シリコン酸化膜からなるゲート絶縁膜240を介してゲート電極242が形成されている。ソース/ドレイン拡散層238a、238bには、ソース/ドレイン電極244a、244bが接続されている。こうして、活性領域234において、ゲート電極242と、ソース/ドレイン拡散層238a、238bとを有するトランジスタが構成されている。

[0013]

【発明が解決しようとする課題】

上述した図22及び図23に示す構造により、移動度やドライブ電流が向上することが報告されている。しかしながら、図22及び図23に示す構造では、STI (Shallow Trench Isolation) 法により素子分離が行われているが、シリコン酸化膜からなる素子分離絶縁膜と活性領域のSiGe層とが、素子分離領域206、230の端部において接することとなる。この結果、図24の上面図に示すように、素子分離領域206、230の端部に沿ってリーク電流のパスが形成される。このため、トランジスタのオフ電流が増大し、デバイスの消費電力が増大してしまうという難点があった。

[0014]

素子分離溝に埋め込まれたシリコン酸化膜からなる素子分離絶縁膜とSiGe層との接触に起因するリーク電流の発生を抑制する方法としては、例えば図25に示すように、素子分離溝の側壁にポリSiのサイドウォールを形成する方法が提案されている。すなわち、活性領域234端部に露出した歪みSiGeチャネ

ル層226を覆うように、素子分離溝232の側壁にポリSiのサイドウォール246を形成する。このサイドウォール236により、歪みSiGeチャネル層226と素子分離絶縁膜236との接触を防止することができる。しかしながら、この方法では、サイドウォール246を形成する際に、活性領域234がドライエッチングに曝されてしまう。

[0015]

本発明の目的は、半導体層に圧縮或いは引っ張り歪みが加えられたトランジスタ構造において、活性領域端部におけるリーク電流パスの形成を抑制し、低消費電力で高速動作しうる半導体装置及びその製造方法を提供することにある。

[0016]

【課題を解決するための手段】

上記目的は、シリコン基板と、前記シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、前記素子分離溝の側壁及び前記活性領域の前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置により達成される。

[0017]

また、上記目的は、活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成されたSiGe層と、前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置により達成される。

[0018]

また、上記目的は、シリコン基板上に、SiGe層を形成する工程と、前記SiGe層に、活性領域を画定する素子分離溝を形成する工程と、前記素子分離溝の側壁及び前記活性領域の前記第SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0019]

また、上記目的は、シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe 層を形成する工程と、前記SiGe 層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法により達成される。

[0020]

【発明の実施の形態】

[第1 実施形態]

本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図4を用いて説明する。図1は本実施形態による半導体装置の構造を示す断面図、図2乃至図4は本実施形態による半導体装置の製造方法を示す工程断面図である

[0021]

まず、本実施形態による半導体装置について図1を用いて説明する。本実施形態による半導体装置は、引っ張り歪みが導入されたn型の歪みSiチャネル層を有するp型MOSトランジスタである。

[0022]

ボロンがドープされた p型Si基板10上に、SiGeバッファー層12が形成されている。SiGeバッファー層12には、素子分離領域14となる素子分離溝16が形成されており、この素子分離溝16により、素子が形成される活性領域18が画定されている。ここで、SiGeの組成は、例えばSi80%、Ge20%となっている。

[0023]

素子分離溝16が形成されたSiGeバッファー層12上には、SiGe再成長バッファー層20と、n型の歪みSiチャネル層22とが順次積層されている

[0024]

素子分離溝16の側壁及び底面に形成された歪みSiチャネル層22上には、 SiN膜24が形成されている。SiN膜24が形成された素子分離溝16には 、シリコン酸化膜からなる素子分離絶縁膜26が埋め込まれている。

[0025]

活性領域18の歪みSiチャネル層22及びSiGe再成長バッファー層20には、ソース/ドレイン拡散層28a、28bが形成されている。ソース/ドレイン拡散層28a、28b間の歪みSiチャネル層22上には、シリコン酸化膜からなるゲート絶縁膜30を介してゲート電極32が形成されている。ソース/ドレイン拡散層28a、28bには、ソース/ドレイン電極34a、34bが接続されている。こうして、活性領域18において、ゲート電極32と、ソース/ドレイン拡散層28a、28bとを有するトランジスタが構成されている。

[0026]

本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域18端部において、SiGe層と素子分離絶縁膜との間に介在する歪みSiチャネル層22及びSiN膜24を有することに主たる特徴がある。この歪みSiチャネル層22及びSiN膜24により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜26との接触が防止されるので、活性領域18端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。

[0027]

次に、本実施形態による半導体装置の製造方法について図2乃至図4を用いて 説明する。本実施形態による半導体装置の製造方法では、STI法により素子分 離が行われる。

[0028]

まず、 1×10^{16} $/ \text{cm}^3$ 程度のボロンがドープされた p 型 S i 基板 1 0 上に、例えばMOC V D 法により、厚さ $2 \mu \text{m}$ の S i G e バッファー層 1 2 と、厚さ 5 nm の S i キャップ層 3 5 とを順次積層する。ここで形成する S i キャップ層 3 5 は、次工程の熱酸化処理により、マスク膜として用いる S i i N 膜を形成する際の下地となるシリコン酸化膜となるものである。

[0029]

次いで、SiGeバッファー層12とSiキャップ層とを形成したp型Si基板10表面を例えば熱酸化法により酸化する。これにより、Siキャップ層35表面には、シリコン酸化膜36が形成される。埋め込み酸化膜とSiとの接触よりも、熱酸化膜とSiとの接触の方が緻密であるため、この熱酸化により界面の準位を少なくすることができる。このとき、SiGeバッファー層12上のSiキャップ層35により、SiGeバッファー層12は直接酸化されない。これにより、後の工程において歪みSiチャネル層22を形成する際に、Siキャップ層を形成しない場合に比して結晶モフォロジーが良好になっており、成長する歪みSiチャネル層22の結晶の質が向上し、移動度を向上することができる。

[0030]

次いで、酸化によりSiキャップ層35表面に形成されたシリコン酸化膜36上に、例えばCVD (Chemical Vapor Deposition) 法により、厚さ100nmのSiN膜37を形成する(図2(a)を参照)。

[0031]

次いで、リソグラフィー及びエッチング技術を用いてSiN膜37をパターニングし、活性領域18となる領域にSiN膜37を残存させる。

[0032]

次いで、例えばRIE (Reactive Ion Etching) 法により、パターニングされた SiN 膜 3 7をマスクとして、SiGe バッファー層 1 2をエッチングして素子分離溝 1 6を形成する(図 2 (b)を参照)。

[0033]

素子分離溝16を形成した後、マスクとして用いたSiN膜37をエッチングにより除去する。次いで、シリコン酸化膜36を弗酸などにより除去する。なお、Siキャップ層35は残存していてもよい。図2(c)以降においては、Siキャップ層35を省略している。

[0034]

次いで、例えばMOCVD法により、素子分離溝16が形成されたSiGeバッファー層12の全面に、厚さ10nmのSiGe再成長バッファー層20と、厚さ10nmのn型の歪みSiチャネル層22とを順次積層する(図2(c)を

参照)。

[0035]

次いで、歪みSiチャネル層22を熱酸化処理し、歪みSiチャネル層22表面に熱酸化膜を形成する。この熱酸化膜により、次工程で形成するSiN膜の密着性を向上することができる。なお、歪みSiチャネル層22のすべてが熱酸化膜の形成に消費されないように、予め形成する歪みSiチャネル層22の膜厚や、熱酸化処理の条件等を考慮する必要がある。

[0036]

次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜24を形成する。

[0037]

次いで、例えばCVD法により、全面に、シリコン酸化膜38を形成し、素子 分離溝16をシリコン酸化膜38で埋め込む(図3(a)を参照)。

[0038]

次いで、例えばCMP (Chemical Mechanical Polishing) 法により、シリコン酸化膜38を、ストッパ膜のSiN膜24まで研磨して平坦化する。こうして、シリコン酸化膜38からなる素子分離絶縁膜26により素子分離溝16が埋め込まれる。

[0039]

次いで、露出したSiN膜24を、例えば熱リン酸処理により除去する(図3 (b)を参照)。なお、このとき、活性領域18端部の歪みSiチャネル層22と素子分離絶縁膜16との間に形成されたSiN膜24は、熱リン酸が滲入しないため除去されることはない。

[0040]

次いで、例えば熱酸化処理により、全面に、厚さ2nmのシリコン酸化膜からなるゲート絶縁膜30を形成する。

[0041]

次いで、例えばCVD法により、ポリシリコン膜を形成する。次いで、ポリシリコン膜をパターニングすることにより、活性領域18にゲート電極32を形成

する(図3 (c)を参照)。

[0042]

次いで、ゲート電極32をマスクとして、例えばボロンをイオン注入し、ゲート電極32両側の歪みSiチャネル層22内に、寄生領域40を形成する(図4(a)を参照)。

[0043]

次いで、例えばCVD法により全面にシリコン酸化膜を形成した後、形成したシリコン酸化膜をエッチングすることにより、ゲート電極32にサイドウォール42を形成する。

[0044]

次いで、ソース/ドレイン、及びゲートに高濃度不純物領域を形成するために、例えばボロンをイオン注入する(図4(b)を参照)。イオン注入終了後、イオンを活性化するためのアニーリングを行う。こうして、ソース/ドレイン拡散層28a、28bが形成される。

[0045]

次いで、ソース/ドレイン拡散層28a、28bに電気的に接続するソース/ドレイン電極34a、34bを形成する(図4(c)を参照)。

[0046]

こうして、図1に示す本実施形態による半導体装置が製造される。

[0047]

このように、本実施形態によれば、歪みSiチャネル層22及びSiN膜24により、活性領域18のSiGe層とシリコン酸化膜からなる素子分離絶縁膜26との接触が防止されるので、活性領域18端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。

[0048]

また、従来のMOSトランジスタに比べても、露光工程等の製造工程数を増加することなく製造することができる。

[0049]

[第2実施形態]

本発明の第2実施形態による半導体装置及びその製造方法について図5及び6を用いて説明する。図5は本実施形態による半導体装置の構造を示す断面図、図6は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第1実施形態による半導体装置及びその製造方法と同一の構成要素については同一の符号を付し説明を省略し或いは簡略にする。

[0050]

第1実施形態では、SiN膜24を活性領域18におけるSiGe層と素子分離絶縁膜との間に介在させたが、SiN膜24を必ずしも形成する必要はない。本実施形態による半導体装置は、第1実施形態による半導体装置においてSiN膜24を形成しないものである。

[0051]

図5に示すように、本実施形態による半導体装置では、側壁及び底面に歪みSiチャネル層22が形成された素子分離溝16に、素子分離絶縁膜26が直接埋め込まれている。

[0052]

このように、第1実施形態におけるSiN膜24が形成されていない場合であっても、歪みSiチャネル層22により、活性領域18のSiGe層と素子分離 絶縁膜との接触を防止することができる。これにより、活性領域18端部におけるリーク電流パスの形成を抑制することができる。

[0053]

次に、本実施形態による半導体装置の製造方法について図6を用いて説明する

[0054]

まず、第1実施形態による場合と同様にして、素子分離溝16が形成されたSiGeバッファー層12の全面に、SiGe再成長バッファー層20と、歪みSiチャネル層22とを順次積層する(図6(a)を参照)。

[0055]

次いで、例えばCVD法により、全面に、シリコン酸化膜38を形成し、素子

分離溝16をシリコン酸化膜38で埋め込む(図6(b)を参照)。

[0056]

次いで、例えばCMP法により、シリコン酸化膜38を、素子分離溝16により画定された活性領域18における歪みSiチャネル層22が露出するまで研磨して平坦化する。こうして、シリコン酸化膜38からなる素子分離絶縁膜26により素子分離溝16が埋め込まれる(図6(c)を参照)。

[0057]

以後、第1実施形態による場合と同様にして、ゲート電極32、ソース/ドレイン拡散層28a、28b等を形成する。

[0058]

こうして、図5に示す本実施形態による半導体装置が製造される。

[0059]

[第3実施形態]

本発明の第3実施形態による半導体装置及びその製造方法について図7乃至図10を用いて説明する。図7は本実施形態による半導体装置の構造を示す断面図、図8乃至図10は本実施形態による半導体装置の製造方法を示す工程断面図である。

[0060]

まず、本実施形態による半導体装置について図7を用いて説明する。本実施形態による半導体装置は、圧縮歪みが導入されたn型の歪みSiGeチャネル層を有するp型MOSトランジスタである。

[0061]

ボロンがドープされたp型Si基板44に、素子分離領域46となる素子分離 溝48が形成されており、この素子分離溝48により、素子が形成される活性領 域50が画定されている。

[0062]

素子分離溝48が形成されたp型Si基板44上には、Si再成長バッファー層52と、歪みSiGeチャネル層54と、Siキャップ層56とが順次積層されている。

[0063]

素子分離溝48の側壁及び底面に形成されたSiキャップ層56上には、Si N膜58が形成されている。SiN膜58が形成された素子分離溝48には、シ リコン酸化膜からなる素子分離絶縁膜60が埋め込まれている。

[0064]

活性領域50のSiキャップ層56及び歪みSiGeチャネル層54には、ソース/ドレイン拡散層62a、62bが形成されている。ソース/ドレイン拡散層62a、62b間のSiキャップ層56上には、シリコン酸化膜からなるゲート絶縁膜64を介してゲート電極66が形成されている。ソース/ドレイン拡散層62a、62bには、ソース/ドレイン電極68a、68bが接続されている。こうして、活性領域50において、ゲート電極66と、ソース/ドレイン拡散層62a、62bとを有するトランジスタが構成されている。

[0065]

本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域50端部において、SiGe層と素子分離絶縁膜との間に介在するSiキャップ層56及びSiN膜58を有することに主たる特徴がある。このSiキャップ層56及びSiN膜58により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜60との接触が防止されるので、活性領域50端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。

[0066]

次に、本実施形態による半導体装置の製造方法について図 8 乃至図 1 0 を用いて説明する。

[0067]

まず、 $1 \times 10^{16} / \text{cm}^3$ 程度のボロンがドープされた p 型 S i 基板 4 4 表面を酸化する。

[0068]

次いで、表面が酸化されたp型Si基板44上に、例えばCVD法により、厚さ100nmのSiN膜70を形成する(図8((a))。

[0069]

次いで、リソグラフィー及びエッチング技術を用いてSiN膜70をパターニングし、活性領域50となる領域にSiN膜70を残存させる。

[0070]

次いで、例えばRIE法により、パターニングされたSiN膜70をマスクとして、p型Si基板44をエッチングして素子分離溝48を形成する(図8(b)を参照)。

[0071]

素子分離溝48を形成した後、マスクとして用いたSiN膜70をエッチング により除去する。

[0072]

次いで、例えばMOCVD法により、素子分離溝48が形成されたp型Si基板44の全面に、厚さ10nmのSi再成長バッファー層52と、厚さ10nmのn型の歪みSiGeチャネル層54と、厚さ10nmのSiキャップ層56とを順次積層する(図8(c)を参照)。

[0073]

次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜58を形成する。なお、SiN膜58を形成する前に、第1実施形態による場合と同様に、Siキャップ層56表面に熱酸化膜を形成し、SiN膜58の密着性を向上してもよい。

[0074]

次いで、例えばCVD法により、全面に、シリコン酸化膜72を形成し、素子 分離溝48をシリコン酸化膜72で埋め込む(図9(a)を参照)。

[0075]

次いで、例えばCMP法により、シリコン酸化膜72を、ストッパ膜のSiN膜58まで研磨して平坦化する。こうして、シリコン酸化膜72からなる素子分離絶縁膜60により素子分離溝48が埋め込まれる。

[0076]

次いで、露出したSiN膜58を、例えば熱リン酸処理により除去する(図9

(b)を参照)。なお、このとき、活性領域50端部のSiキャップ層56と素子分離絶縁膜60との間に形成されたSiN膜58は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。

[0077]

次いで、例えば熱酸化処理により、全面に、厚さ2 n mのシリコン酸化膜からなるゲート絶縁膜64を形成する。

[0078]

次いで、例えばCVD法により、ポリシリコン膜を形成する。次いで、ポリシリコン膜をパターニングすることにより、ゲート電極66を形成する(図9(c)を参照)。

[0079]

次いで、ゲート電極66をマスクとして、例えばボロンをイオン注入し、ゲート電極66両側の歪みSiチャネル層22内に、寄生領域74を形成する(図10(a)を参照)。

[0080]

次いで、例えばCVD法により全面にシリコン酸化膜を形成した後、形成したシリコン酸化膜をエッチングすることにより、ゲート電極66にサイドウォール76を形成する。

[0081]

次いで、ソース/ドレイン、及びゲートに高濃度不純物領域を形成するために、例えばボロンをイオン注入する(図10(b)を参照)。イオン注入終了後、イオンを活性化するためのアニーリングを行う。こうして、ソース/ドレイン拡散層62a、62bが形成される。

[0082]

次いで、ソース/ドレイン拡散層62a、62bに電気的に接続するソース/ドレイン電極68a、68bを形成する(図10(c)を参照)。

[0083]

こうして、図7に示す本実施形態による半導体装置が製造される。

[0084]

このように、本実施形態によれば、Siキャップ層56及びSiN膜58により、活性領域50のSiGe層とシリコン酸化膜からなる素子分離絶縁膜60との接触が防止されるので、活性領域50端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。

[0085]

また、第1実施形態による場合と同様に、従来のMOSトランジスタに比べて も、露光工程等の製造工程数を増加することなく製造することができる。

[0086]

「第4実施形態]

本発明の第4実施形態による半導体装置及びその製造方法について図11及び図12を用いて説明する。図11は本実施形態による半導体装置の構造を示す断面図、図12は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第3実施形態による半導体装置及びその製造方法と同一の構成要素については同一の符号を付し説明を省略し或いは簡略にする。

[0087]

第3実施形態では、SiN膜58を活性領域50におけるSiGe層と素子分離絶縁膜との間に介在させたが、第1実施形態におけるSiN膜24と同様に、SiN膜58を必ずしも形成する必要はない。本実施形態による半導体装置は、第3実施形態による半導体装置においてSiN膜58を形成しないものである。

[0088]

図11に示すように、本実施形態による半導体装置では、側壁及び底面にSi キャップ層56が形成された素子分離溝48に、素子分離絶縁膜60が直接埋め 込まれている。

[0089]

このように、第3実施形態におけるSiN膜58が形成されていない場合であっても、Siキャップ層56により、活性領域50のSiGe層と素子分離絶縁膜60との接触を防止することができる。これにより、活性領域50端部におけるリーク電流パスの形成を抑制することができる。

[0090]

次に、本実施形態による半導体装置の製造方法について図12を用いて説明する。

[0091]

まず、第3実施形態による場合と同様にして、素子分離溝48が形成されたp型Si基板44の全面に、Si再成長バッファー層52と、歪みSiGeチャネル層54と、Siキャップ層56とを順次積層する(図12(a)を参照)。

[0092]

次いで、例えばCVD法により、全面に、シリコン酸化膜72を形成し、素子 分離溝48をシリコン酸化膜72で埋め込む(図12(c)を参照)。

[0093]

次いで、例えばCMP法により、シリコン酸化膜72を、素子分離溝48により画定された活性領域50におけるSiキャップ層56が露出するまで研磨して平坦化する。こうして、シリコン酸化膜72からなる素子分離絶縁膜60により素子分離溝48が埋め込まれる。

[0094]

以後、第3実施形態による場合と同様にして、ゲート電極66、ソース/ドレイン拡散層62a、62b等を形成する。

[0095]

こうして、図11に示す本実施形態による半導体装置が製造される。

[0096]

[第5実施形態]

本発明の第5実施形態による半導体装置及びその製造方法について図13乃至図16を用いて説明する。図13は本実施形態による半導体装置の構造を示す断面図、図14乃至図15は本実施形態による半導体装置の製造方法を示す工程断面図である。

[0097]

まず、本実施形態による半導体装置について図13を用いて説明する。本実施 形態による半導体装置は、圧縮歪みが導入されたp型歪みSiGe層を有するn pn型バイポーラトランジスタである。

[0098]

p型Si基板に形成されたn型領域78に、素子分離領域80となる素子分離 溝82が形成され、エミッタベース形成領域84と、コレクタ形成領域86とが 画定されている。

[0099]

素子分離溝82が形成されたn型領域78の全面には、Si再成長バッファー層88と、p型歪みSiGeチャネル層90と、ノンドープのSiエミッタ層92とが積層されている。

[0100]

素子分離溝82の側壁及び底面に形成されたSiエミッタ層92上には、Si N膜94が形成されている。SiN膜94が形成された素子分離溝82には、シ リコン酸化膜からなる素子分離絶縁膜96が埋め込まれている。

[0101]

コレクタ形成領域86におけるp型Si基板のn型領域78、Si再成長バッファー層88、p型歪みSiGeチャネル層90、及びSiエミッタ層92には、リンがイオン注入されてなるコレクタ電極コンタクト領域98が形成されている。コレクタ電極コンタクト領域98上には、コレクタ電極100が形成されている。

[0102]

エミッタベース形成領域84におけるSiエミッタ層92には、リンがイオン 注入されてなるエミッタ電極コンタクト領域102が形成されている。エミッタ 電極コンタクト領域102上には、エミッタ電極104が形成されている。

[0103]

また、エミッタベース形成領域84におけるp型歪みSiGeチャネル層90及びSiエミッタ層92には、ボロンがイオン注入されてなるベース電極コンタクト領域106が形成されている。ベース電極コンタクト領域106上には、ベース電極108が形成されている。

[0104]

本実施形態による半導体装置は、半導体層に歪みが導入されたバイポーラトランジスタ構造のエミッタベース形成領域84及びコレクタ形成領域86端部において、SiGe層と素子分離絶縁膜との間に介在するSiエミッタ層92及びSiN膜94を有することに主たる特徴がある。このSiエミッタ層92及びSiN膜94により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜96との接触が防止されるので、エミッタベース形成領域84及びコレクタ形成領域86端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なバイポーラトランジスタを提供することができる

[0105]

次に、本実施形態による半導体装置の製造方法について図14乃至図16を用いて説明する。

[0106]

まず、 $1 \times 10^{16} / \text{cm}^3$ 程度のボロンがドープされた p型 Si 基板に、レジストマスクを介してリンをイオン注入することにより、n型領域 78 を形成する

[0107]

次いで、p型Si基板のn型領域78上に、例えばCVD法により、厚さ100nmのSiN膜110を形成する(図14(a)を参照)。

[0108]

次いで、リソグラフィー及びエッチング技術を用いてSiN膜110をパターニングし、エミッタベース形成領域84及びコレクタ形成領域86となる領域にSiN膜110を残存させる。

[0109]

次いで、例えばRIE法により、パターニングされたSiN膜110をマスクとして、p型Si基板のn型領域78をエッチングして素子分離溝82を形成する(図14(b)を参照)。

[0110]

素子分離溝82を形成した後、マスクとして用いたSiN膜110をエッチン

グにより除去する。

[0111]

[0112]

次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜94を形成する。

[0113]

次いで、例えばCVD法により、全面に、シリコン酸化膜112を形成し、素子分離溝82をシリコン酸化膜112で埋め込む(図15(a)を参照)。

[0114]

次いで、例えばCMP法により、シリコン酸化膜112を、ストッパ膜のSi N膜94まで研磨して平坦化する。こうして、シリコン酸化膜112からなる素子分離絶縁膜96により素子分離溝82が埋め込まれる。

[0115]

次いで、露出したSiN膜94を、例えば熱リン酸処理により除去する(図15 (b)を参照)。なお、このとき、エミッタベース形成領域84及びコレクタ形成領域86端部のSiエミッタ層92と素子分離絶縁膜96との間に形成されたSiN膜94は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。

[0116]

次いで、全面にレジスト膜114を形成する。次いで、レジスト膜114を、 コレクタ形成領域86を露出する形状にパターニングする。

[0117]

次いで、パターニングされたレジスト膜114を介してリンをイオン注入することにより、コレクタ電極コンタクト領域98を形成する(図15(c)を参照)。

[0118]

コレクタ電極コンタクト領域98を形成した後、マスクとして用いたレジスト 膜114を除去する。

[0119]

次いで、全面にレジスト膜116を形成する。次いで、レジスト膜116を、エミッタベース形成領域84のうち、ベース電極コンタクト領域106を形成する領域を露出する形状にパターニングする。

[0120]

次いで、パターニングされたレジスト膜116を介してボロンをイオン注入することにより、ベース電極コンタクト領域106を形成する(図16(a)を参照)。

[0121]

ベース電極コンタクト領域106を形成した後、マスクとして用いたレジスト 膜116を除去する。

[0122]

次いで、全面にレジスト膜118を形成する。次いで、レジスト膜118を、エミッタベース形成領域84のうち、エミッタ電極コンタクト領域102を形成する領域を露出する形状にパターニングする。

[0123]

次いで、パターニングされたレジスト膜118を介してリンをイオン注入することにより、エミッタ電極コンタクト領域102を形成する(図16(b)を参照)。

[0124]

エミッタ電極コンタクト領域102を形成した後、マスクとして用いたレジスト膜118を除去する。

[0125]

次いで、アニーリングを行うことにより、上述のイオン注入を行った領域を活 性化する。

[0126]

次いで、全面に金属膜を形成する。形成した金属膜を、リソグラフィー及びエッチング技術によりパターニングし、コレクタ電極コンタクト領域98、エミッタ電極コンタクト領域102、及びベース電極コンタクト領域106にそれぞれ接続するコレクタ電極100、エミッタ電極104、及びベース電極108を形成する(図16(c)を参照)。

[0127]

こうして、図13に示す本実施形態による半導体装置が製造される。

[0128]

このように、本実施形態によれば、Siエミッタ層92及びSiN膜94により、エミッタベース形成領域84及びコレクタ形成領域86のSiGe層とシリコン酸化膜からなる素子分離絶縁膜96との接触が防止されるので、エミッタベース形成領域84及びコレクタ形成領域86端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なバイポーラトランジスタを提供することができる。

[0129]

また、従来のバイポーラトランジスタに比べても、露光工程等の製造工程数を 増加することなく製造することができる。

[0130]

なお、本実施形態では、歪みSiGeチャネル層を有するバイポーラトランジスタについて説明したが、第1実施形態による場合のように、歪みSiチャネル層を有するバイポーラトランジスタについても本発明を適用することができる。

[0131]

また、本実施形態による半導体装置についても、第1実施形態による半導体装置に対する第2実施形態及び第3実施形態による半導体装置に対する第4実施形態による場合と同様に、SiN膜94を必ずしも形成する必要はない。

[0132]

図17は、本実施形態による半導体装置においてSiN膜94を形成しない場合の構造を示す断面図である。図示すように、側壁及び底面にSiエミッタ層92が形成された素子分離溝82に、素子分離絶縁膜96が直接埋め込まれている

[0133]

このように、SiN膜94が形成されていない場合であっても、Siエミッタ 層92により、エミッタベース形成領域84及びコレクタ形成領域86のSiG e 層と素子分離絶縁膜96との接触を防止することができる。これにより、エミッタベース形成領域84及びコレクタ形成領域86端部におけるリーク電流パスの形成を抑制することができる。

[0134]

[第6実施形態]

本発明の第6実施形態による半導体装置及びその製造方法について図18乃至図21を用いて説明する。図18は本実施形態による半導体装置の構造を示す断面図、図19乃至図21は本実施形態による半導体装置の製造方法を示す工程断面図である。

[0135]

まず、本実施形態による半導体装置について図18を用いて説明する。本実施 形態による半導体装置は、圧縮歪みが導入された歪みSiGeチャネル層を有す るHEMT (High Electron Mobility Transistor) である。

[0136]

ボロンがドープされた数百Ω c m程度の高抵抗 n型S i 基板 1 2 0 に、素子分離領域 1 2 2 となる素子分離溝 1 2 4 が形成されており、この素子分離溝 1 2 4 により、素子が形成される活性領域 1 2 6 が画定されている。

[0137]

素子分離溝124が形成されたn型Si基板120上には、Si再成長バッファー層128と、ノンドープの歪みSiGeチャネル層130と、歪みSiGeチャネル層130にキャリアとなる正孔を供給するp型のSi正孔供給層132とが順次積層されている。

[0138]

素子分離溝124の側壁及び底面に形成されたSi正孔供給層132上には、 SiN膜134が形成されている。SiN膜134が形成された素子分離溝12 4には、シリコン酸化膜からなる素子分離絶縁膜136が埋め込まれている。

[0139]

活性領域126のSi正孔供給層132及び歪みSiGeチャネル層130には、ソース/ドレイン拡散層138a、138bが形成されている。ソース/ドレイン拡散層138a、138b間のSi正孔供給層132上には、ゲート電極140が形成されている。ソース/ドレイン拡散層138a、138bには、ソース/ドレイン電極142a、142bが接続されている。こうして、活性領域126において、ゲート電極140と、ソース/ドレイン拡散層138a、138bとを有するトランジスタが構成されている。

[0140]

本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域126端部において、SiGe層と素子分離絶縁膜との間に介在するSi正孔供給層132及びSiN膜134を有することに主たる特徴がある。このSi正孔供給層132及びSiN膜134により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜136との接触が防止されるので、活性領域126端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なHEMTを提供することができる

[0141]

次に、本実施形態による半導体装置の製造方法について図19乃至図21を用いて説明する。

[0142]

まず、第3実施形態による場合と同様にして、n型Si基板120上に形成したSiN膜144をパターニングし、パターニングしたSiN膜144をマスクとするエッチングにより、n型Si基板120に素子分離溝124を形成する(図19(a)を参照)。

[0143]

素子分離溝124を形成した後、マスクとして用いたSiN膜144をエッチングにより除去する。

[0144]

次いで、例えばMOCVD法により、素子分離溝124が形成されたn型Si基板120の全面に、厚さ10nmのSi再成長バッファー層128と、厚さ10nmのJンドープの歪みSiGeチャネル層130と、ボロン等のp型ドーパントがドープされた厚さ20nmのSi正孔供給層132とを順次積層する(図19(b)を参照)。

[0145]

次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜134を形成する。

[0146]

次いで、例えばCVD法により、全面に、シリコン酸化膜146を形成し、素子分離溝124をシリコン酸化膜146で埋め込む(図19(c)を参照)。

[0147]

次いで、例えばCMP法により、シリコン酸化膜146を、ストッパ膜のSi N膜134まで研磨して平坦化する。こうして、シリコン酸化膜146からなる 素子分離絶縁膜136により素子分離溝124が埋め込まれる。

次いで、露出したSiN膜134を、例えば熱リン酸処理により除去する(図20(a)を参照)。なお、このとき、活性領域126端部のSi正孔供給層132と素子分離絶縁膜136との間に形成されたSiN膜134は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。

[0148]

次いで、例えばCVD法により、活性領域126のSi正孔供給層132上に 金属膜を形成する。次いで、金属膜をパターニングすることにより、ゲート電極 140を形成する(図20(b)を参照)。

[0149]

次いで、ゲート電極140をマスクとしてリンをイオン注入し、ゲート電極140両側のSi正孔供給層132内に、ソース/ドレイン拡散層138a、138bを形成する(図20(c)を参照)。

[0150]

次いで、ソース/ドレイン拡散層62a、62bに電気的に接続するソース/ドレイン電極142a、142bを形成する。

[0151]

こうして、図18に示す本実施形態による半導体装置が製造される。

[0152]

このように、本実施形態によれば、Si正孔供給層132及びSiN膜134により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜136との接触が防止されるので、活性領域126端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なHEMTを提供することができる。

[0153]

また、従来のHEMTに比べても、露光工程等の製造工程数を増加することなく製造することができる。

[0154]

なお、本実施形態による半導体装置についても、第1実施形態による半導体装置に対する第2実施形態及び第3実施形態による半導体装置に対する第4実施形態による場合と同様に、SiN膜134を必ずしも形成する必要はない。

[0155]

図21は、本実施形態による半導体装置においてSiN膜134を形成しない場合の構造を示す断面図である。図示すように、側壁及び底面にSi正孔供給層132が形成された素子分離溝124に、素子分離絶縁膜136が直接埋め込まれている。

[0156]

このように、SiN膜134が形成されていない場合であっても、Si正孔供給層132により活性領域126のSiGe層と素子分離絶縁膜136との接触を防止することができる。これにより、活性領域126端部におけるリーク電流パスの形成を抑制することができる。

[0157]

[変形実施形態]

本発明の上記実施形態に限らず種々の変形が可能である。

[0158]

例えば、上記実施形態では、p型MOSトランジスタ、npn型バイポーラトランジスタ等について説明したが、上記実施形態において説明した導電型と逆の導電型のn型MOSトランジスタ、pnp型バイポーラトランジスタ等についても、本発明を適用することができる。

[0159]

また、上記実施形態では、活性領域等におけるSiGe層と素子分離絶縁膜との接触を防止するためSiN膜を介在させていたが、介在させる膜はSiN膜に限定されるものではない。SiN膜の代わりに、例えばSiON膜を介在させてもよい。SiON膜を用いる場合には、CVD法によりSiN膜を形成する代わりに、歪みSiチャネル層、Siキャップ層等のSi層を形成した後、Si層の熱酸化膜を形成する。次いで、熱酸化膜を窒化することによりSiON膜を形成する。但し、この場合には、歪みSiチャネル層、Siキャップ層等のSiON膜が形成される下地のSi層が熱酸化によりに消費される。このため、熱酸化による消費分を考慮した厚さに、歪みSiチャネル層、Siキャップ層等を形成することが望ましい。

[0160]

また、上記実施形態では、素子分離溝を形成されたSiGeバッファー層上にはSiGe再成長バッファー層を形成し、また、素子分離溝が形成されたp型Si基板上にはSi再成長バッファー層を形成したが、SiGe再成長バッファー層又はSi再成長バッファー層は必ずしも形成しなくてもよい。なお、上記実施形態において、SiGe再成長バッファー層又はSi再成長バッファー層を形成するのは次の理由による。すなわち、CVD法により半導体装置を構成する層を成長する際には、通常、空気中で前処理を行ってから成長炉に基板を導入する。このため、再成長界面には不純物が残存し、トランジスタ特性のばらつきの原因の一つとなる。上記実施形態にように、再成長バッファー層を形成することにより、かかる不純物のトランジスタ特性への影響を低減することができる。

[0161]

(付記1) シリコン基板と、前記シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、前記素子分離溝の側壁及び前記活性領域の前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置。

[0162]

(付記2) 付記1記載の半導体装置において、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極とを更に有する

ことを特徴とする半導体装置。

[0163]

(付記3) 付記1記載の半導体装置において、前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第2の導電型のベース領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有することを特徴とする半導体装置。

[0164]

(付記4) 付記1乃至3のいずれかに記載の半導体装置において、前記素子 分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有することを特徴と する半導体装置。

[0165]

(付記5) 活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成された SiGe層と、前記 SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴と

する半導体装置。

[0166]

(付記6) 付記5記載の半導体装置において、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極とを更に有することを特徴とする半導体装置。

[0167]

(付記7) 付記5記載の半導体装置において、前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、前記ベースエミッタ形成領域の前記SiGe層及び前記シリコン層に形成された第2の導電型のベース領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有することを特徴とする半導体装置。

[0168]

(付記8) 付記5記載の半導体装置において、前記シリコン層は、SiGe 層にキャリアとして電子を供給する電子供給層であり、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に形成されたゲート電極とを更に有することを特徴とする半導体装置。

[0169]

(付記9) 付記5万至8のいずれかに記載の半導体装置において、前記素子 分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有することを特徴と する半導体装置。

[0170]

(付記10) 付記4又は9記載の半導体装置において、前記絶縁膜は、Si N膜又はSiON膜であることを特徴とする半導体装置。

[0171]

(付記11) シリコン基板上に、SiGe層を形成する工程と、前記SiG

e層に、活性領域を画定する素子分離溝を形成する工程と、前記素子分離溝の側壁及び前記活性領域の前記第SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法。

[0172]

(付記12) 付記11記載の半導体装置の製造方法において、前記素子分離 構に前記素子分離絶縁膜を埋め込む工程の前に、前記シリコン層上に、絶縁膜を 形成する工程を更に有することを特徴とする半導体装置の製造方法。

[0173]

(付記13) 付記12記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程では、前記絶縁膜としてSiN膜を形成することを特徴とする半導 体装置の製造方法。

[0174]

(付記14) 付記13記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程の前に、前記シリコン層を酸化することにより、前記シリコン層表 面にシリコン酸化膜を形成する工程を更に有することを特徴とする半導体装置の 製造方法。

[0175]

(付記15) 付記12記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程では、前記シリコン層を酸化及び窒化することにより前記絶縁膜と してのSiON膜を形成することを特徴とする半導体装置の製造方法。

[0176]

(付記16) 付記11万至15のいずれかに記載の半導体装置の製造方法において、前記SiGe層に前記素子分離溝を形成する工程は、前記SiGe層上にシリコン層を形成する工程と、前記シリコン層を酸化する工程と、酸化された前記シリコン層上にSiN膜を形成する工程と、前記SiN膜を介してエッチングすることにより、前記SiGe層に前記素子分離溝を形成する工程とを有することを特徴とする半導体装置の製造方法。

[0177]

(付記17) シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe層を形成する工程と、前記SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法。

[0178]

(付記18) 付記17記載の半導体装置の製造方法において、前記素子分離 溝に前記素子分離膜を埋め込む工程の前に、前記シリコン層上に、絶縁膜を形成 する工程を更に有することを特徴とする半導体装置の製造方法。

[0179]

(付記19) 付記18記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程では、前記絶縁膜としてSiN膜を形成することを特徴とする半導 体装置の製造方法。

[0180]

(付記20) 付記19記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程の前に、前記シリコンキャップ層を酸化することにより、前記シリ コン層表面にシリコン酸化膜を形成する工程を更に有することを特徴とする半導 体装置の製造方法。

[0181]

(付記21) 付記18記載の半導体装置の製造方法において、前記絶縁膜を 形成する工程では、前記シリコン層を酸化及び窒化することにより前記絶縁膜と してのSiON膜を形成することを特徴とする半導体装置の製造方法。

[0182]

【発明の効果】

以上の通り、本発明によれば、シリコン基板と、シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、素子分離溝の側壁及び活性領域のSiGe層上に形成されたシリコン層と、シリコン層が形成された素子分離溝に埋め込まれた素子分離絶縁膜とを有するので、活性領域のSiGe層と素子分離絶縁膜との接触が防止され、活性領域端部にリーク電流のパ

スが形成されるのを抑制することができる。

[0183]

また、活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、シリコン基板の素子分離溝の側壁及び活性領域に形成されたSiGe層と、SiGe層上に形成されたシリコン層と、シリコン層が形成された素子分離溝に埋め込まれた素子分離絶縁膜とを有するので、活性領域のSiGe層と素子分離絶縁膜との接触が防止され、活性領域端部にリーク電流のパスが形成されるのを抑制することができる。

[0184]

また、素子分離溝の側壁の歪みシリコン層又はシリコン層上に形成されたSi N膜等の絶縁膜を有するので、活性領域端部にリーク電流のパスが形成されるの を更に効果的に抑制することができる。

【図面の簡単な説明】

【図1】

本発明の第1実施形態による半導体装置の構造を示す断面図である。

【図2】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図3】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図4】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

【図5】

本発明の第2実施形態による半導体装置の構造を示す断面図である。

【図6】

本発明の第2実施形態による半導体装置の製造方法を示す工程断面図である。

【図7】

本発明の第3実施形態による半導体装置の構造を示す断面図である。

【図8】

本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図9】

本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図10】

本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

【図11】

本発明の第4実施形態による半導体装置の構造を示す断面図である。

【図12】

本発明の第4実施形態による半導体装置の製造方法を示す工程断面図である。

【図13】

本発明の第5実施形態による半導体装置の構造を示す断面図である。

【図14】

本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図15】

本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図16】

本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

【図17】

本発明の第5実施形態の変形例による半導体装置の構造を示す断面図である。

【図18】

本発明の第6実施形態による半導体装置の構造を示す断面図である。

【図19】

本発明の第6実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図20】

本発明の第6実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図21】

本発明の第6実施形態の変形例による半導体装置の構造を示す断面図である。

【図22】

チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの構造を示す断面図(その1)である。

【図23】

チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの構造を示す断面図(その2)である。

【図24】

チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの活性領域 端部に沿って形成されるリーク電流パスを示す上面図である。

【図25】

チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタにおいて活性領域端部にポリSiのサイドウォールを形成した場合の構造を示す断面図である。

【符号の説明】

- 10 ··· p型S i 基板
- 12…SiGeバッファー層
- 14…素子分離領域
- 16…素子分離溝
- 18…活性領域
- 20 ··· S i G e 再成長バッファー層
- 22…歪みSiチャネル層

特2002-240168

- 24 ··· S i N 膜
- 26…素子分離絶縁膜
- 28a、28b…ソース/ドレイン拡散層
- 30…ゲート絶縁膜
- 32…ゲート電極
- 34 a、34 b … ソース/ドレイン電極
- 35…Siキャップ層
- 36…シリコン酸化膜
- 3 7 ··· S i N 膜
- 3 8 … シリコン酸化膜
- 40…寄生領域
- 42…サイドウォール
- 44…p型Si基板
- 46…素子分離領域
- 4 8 …素子分離溝
- 50…活性領域
- 52…Si再成長バッファー層
- 54…歪みSiGeチャネル層
- 56…Siキャップ層
- 58 ··· SiN膜
- 60…素子分離絶縁膜
- 62a、62b…ソース/ドレイン拡散層
- 6 4 …ゲート絶縁膜
- 66…ゲート電極
- 68a、68b…ソース/ドレイン電極
- 70…SiN膜
- 72…シリコン酸化膜
- 74…寄生領域
- 76…サイドウォール

特2002-240168

- 78…n型領域
- 80…素子分離領域
- 82…素子分離溝
- 84…エミッタベース形成領域
- 86…コレクタ形成領域
- 88…Si再成長バッファー層
- 90…p型歪みSiGeチャネル層
- 92…Siエミッタ層
- 9 4 ··· S i N 膜
- 96…素子分離絶縁膜
- 98…コレクタ電極コンタクト領域
- 100…コレクタ電極
- 102…エミッタ電極コンタクト領域
- 104…エミッタ電極
- 106…ベース電極コンタクト領域
- 108…ベース電極
- 110 ··· SiN膜
- 112…シリコン酸化膜
- 114、116、118…レジスト膜
- 120…n型Si基板
- 122…素子分離領域
- 124…素子分離溝
- 126…活性領域
- 128…Si再成長バッファー層
- 130…歪みSiGeチャネル層
- 132…Si正孔供給層
- 134…SiN膜
- 136…素子分離絶縁膜
- 138a、138b…ソース/ドレイン拡散層


- 140…ゲート電極
- 142a、142b…ソース/ドレイン電極
- 1 4 4 ··· S i N 膜
- 146…シリコン酸化膜
- 200 m p型S i 基板
- 202 ··· S i G e バッファー層
- 204…歪みSiチャネル層
- 206…素子分離領域
- 208…素子分離溝
- 210…活性領域
- 2 1 2 …素子分離絶縁膜
- 2·14 a、214 b … ソース/ドレイン拡散層
- 2 1 6 …ゲート絶縁膜
- 218…ゲート電極
- 220a、220b…ソース/ドレイン電極
- 222…p型Si基板
- 224…Siバッファー層
- 226…歪みSiGeチャネル層
- 228…Siキャップ層
- 230…素子分離領域
- 232…素子分離溝
- 2 3 4 …活性領域
- 236…素子分離絶縁膜
- 238a、238b…ソース/ドレイン拡散層
- 240…ゲート絶縁膜
- 242…ゲート電極
- 244a、244b…ソース/ドレイン電極
- 246…サイドウォール

【書類名】

図面

【図1】


本発明の第1実施形態による半導体装置の構造を示す断面図





- 10…p型Si基板
- 12…SiGeバッファー層
- 14…素子分離領域
- 16…素子分離溝
- 18…活性領域
- 20…SiGe再成長バッファー層
- 22…歪みSiチャネル層
- 24···SiN膜
- 26…素子分離絶縁膜
- 28a、28b…ソース/ドレイン拡散層
- 30…ゲート絶縁膜
- 32…ゲート電極
- 34a、34b…ソース/ドレイン電極

【図2】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その1)










35…Siキャップ層 36…シリコン酸化膜 37…SiN膜

【図3】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その2)









38…シリコン酸化膜


【図4】 本発明の第1実施形態による半導体装置の製造方法を示す





【図5】 本発明の第2実施形態による半導体装置の構造を示す断面図



【図 6 】 本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図








【図7】


本発明の第3実施形態による半導体装置の構造を示す断面図





- 44…p型Si基板
- 46…素子分離領域
- 48…素子分離溝
- 50…活性領域
- 52…Si再成長バッファー層
- 54…歪みSiGeチャネル層
- 56…Siキャップ層
- 58…SiN膜
- 60…素子分離絶縁膜
- 62a、62b…ソース/ドレイン拡散層
- 64…ゲート絶縁膜
- 66…ゲート電極
- 68a、68b…ソース/ドレイン電極

[図8]

本発明の第3実施形態による半導体装置の製造方法を示す 工程断面図 (その1)










70···SiN膜

【図9】

本発明の第3実施形態による半導体装置の製造方法を示す 工程断面図 (その2)








72…シリコン酸化膜

【図10】


本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その3)




出証特2002-3105809


【図11】


本発明の第4実施形態による半導体装置の構造を示す断面図




【図12】 本発明の第4実施形態による半導体装置の製造方法を示す 工程断面図








【図13】 本発明の第5実施形態による半導体装置の構造を示す断面図





- 78…n型領域
- 80…素子分離領域
- 82…素子分離溝
- 84…エミッタ・ベース形成領域
- 86…コレクタ形成領域
- 88…Si再成長バッファー層
- 90…p型歪みSiGeチャネル層
- 92…Siエミッタ層
- 94…SiN膜
- 96…素子分離絶縁膜
- 98…コレクタ電極コンタクト領域
- 100…コレクタ電極
- 102…エミッタ電極コンタクト領域
- 104…エミッタ電極
- 106…ベース電極コンタクト領域
- 108…ベース電極

【図14】

本発明の第5実施形態による半導体装置の製造方法を示す 工程断面図(その1)









110····SiN膜


【図15】 本発明の第5実施形態による半導体装置の製造方法を示す



【図16】

本発明の第5実施形態による半導体装置の製造方法を示す 工程断面図(その3)






116、118…レジスト膜


【図17】

本発明の第5実施形態の変形例による半導体装置の 構造を示す断面図



【図18】

本発明の第6実施形態による半導体装置の構造を示す断面図



120…n型Si基板

122…素子分離領域

124…素子分離溝

126…活性領域

128…Si再成長バッファー層

130…歪みSiGeチャネル層

132…Si正孔供給層

134…SiN膜

136…素子分離絶縁膜


138a、138b…ソース/ドレイン拡散層


140…ゲート電極


142a、142b…ソース/ドレイン電極

【図19】

本発明の第6実施形態による半導体装置の製造方法を示す 工程断面図 (その1)









144…SiN膜


146…シリコン酸化膜

【図20】

本発明の第6実施形態による半導体装置の製造方法を示す 工程断面図 (その2)









【図21】

本発明の第6実施形態の変形例による半導体装置の 構造を示す断面図



【図22】

チャネルとなる半導体層に歪みを加えた従来の MOSトランジスタの構造を示す断面図(その1)



200…p型Si基板

202…SiGeバッファー層

204…歪みSiチャネル層

206…素子分離領域

208…素子分離溝

210…活性領域

212…素子分離絶縁膜

214a、214b…ソース/ドレイン拡散層


216…ゲート絶縁膜

218…ゲート電極

220a、220b…ソース/ドレイン電極

【図23】

チャネルとなる半導体層に歪みを加えた従来の MOSトランジスタの構造を示す断面図(その2)



222…p型Si基板

224…Siバッファー層

226…歪みSiGeチャネル層

228…Siキャップ層

230…素子分離領域

232…素子分離溝

234…活性領域

236…素子分離絶縁膜

238a、238b…ソース/ドレイン拡散層


240…ゲート絶縁膜

242…ゲート電極

244a、244b…ソース/ドレイン電極




チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの 活性領域端部に沿って形成されるリーク電流パスを示す上面図



【図25】

チャネルとなる半導体層に歪みを加えた従来の MOSトランジスタにおいて活性領域端部にポリSiの サイドウォールを形成した場合の構造を示す断面図



246…サイドウォール



【要約】

【課題】 半導体層に圧縮或いは引っ張り歪みが加えられたトランジスタ構造に おいて、活性領域端部におけるリーク電流パスの形成を抑制し、低消費電力で高 速動作しうる半導体装置及びその製造方法を提供する。

【解決手段】 p型Si基板10と、p型Si基板10上に形成され、活性領域18を画定する素子分離溝16が表面に形成されたSiGeバッファー層12と、SiGeバッファー層12上に形成されたSiGe再成長バッファー層20と、素子分離溝16の側壁及び活性領域18のSiGe再成長バッファー層20上に形成された歪みSiチャネル層22と、素子分離溝16の側壁の歪みSiチャネル層22上に形成されたSiN膜24と、素子分離溝16に埋め込まれた素子分離絶縁膜26とを有する。

【選択図】 図1

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社